dtЦифровая трансформацияDigital Transformation2522-96132524-2822Educational Establishment “Belarusian State University of Informatics and Radioelectronics”10.35596/1729-7648-2023-29-1-36-47dt-739Research ArticleТЕХНИЧЕСКИЕ НАУКИTECHNICAL SCIENCESКомбинированный генератор случайных чисел на программируемых логических интегральных схемахCombined Random Number Generator on Programmable Logic Integrated CircuitsИванюкА. А.IvaniukA. A.

Иванюк А. А., д. т. н., доцент, профессор кафедрыинформатики, заведующий совместной учебнойлабораторией «СК хайникс мемори солюшнс Восточная Европа»

220013, г. Минск, ул. П. Бровки, 6

Ivaniuk A. A., Dr. of Sci. (Eng.), Associate Professor,Professor at the Comp. Sci. Department, Head of theJoint Educational Laboratory “SK Hynix memory solutions Eastern Europe” 

220013, Minsk, P. Brovki St., 6

ivaniuk@bsuir.byБелорусский государственный университет информатики и радиоэлектроникиBelarusian State University of Informatics and Radioelectronics2023280320232913647Copyright © Иванюк А.А., 20232023Иванюк А.А.Ivaniuk A.A.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://dt.bsuir.by/jour/article/view/739

Показана практическая возможность реализации генераторов случайных чисел на программируемых логических интегральных схемах (англ. FPGA – field programmable gate arrays) путем комбинирования различных физически неклонируемых функций. Предложена компактная и масштабируемая схема цифрового источника случайных чисел на основе асинхронного триггера D-типа, сочетающая в себе характеристики физически неклонируемых функций как статической памяти, так и кольцевого осциллятора. В отличие от существующих генераторов случайных чисел предложенная схема может быть использована для решения задачи неклонируемой идентификации цифровых устройств. Приведены экспериментальные результаты, полученные при реализации предложенной схемы генератора на основе программируемых логических интегральных схем типа FPGA Xilinx Zynq. Описаны основные режимы функционирования, вероятностные и статистические характеристики числовых последовательностей, генерируемых предложенной схемой.

The paper shows the practical possibility of implementing random number generators on field programmable gate arrays (FPGA) by combining various physically unclonable functions. A compact and scalable scheme of a digital random number source based on an asynchronous flip-flop of the D-type is proposed, which combines the characteristics of a static memory physically unclonable functions and a ring oscillator physically unclonable functions. Unlike existing random number generators, the proposed scheme can be used to solve the problem of unclonable identification of digital devices. The article presents experimental results obtained by the proposed generator circuit based on the FPGA Xilinx Zynq. The main modes of operation, probabilistic and statistical characteristics of numerical sequences, generated by the proposed scheme are described.

генератор случайных чиселфизически неклонируемые функциипрограммируемые логические интегральные схемыrandom number generatorphysically unclonable functionsprogrammable logic integrated circuitsReferencesCostiuc M., Maimut D., Teseleanu G. (2019) Physical Cryptography. IACR Cryptology ePrint Archive. Available: https://eprint.iacr.org/2019/1235.pdf (Accessed 19 September 2021).Costiuc M., Maimut D., Teseleanu G. (2019) Physical Cryptography. IACR Cryptology ePrint Archive. Available: https://eprint.iacr.org/2019/1235.pdf (Accessed 19 September 2021).Yarmolik V. N., Vashinko Ju. G. (2011) Physically Unclonable Functions. Informatika. 30 (2), 92–103 (inRussian).Yarmolik V. N., Vashinko Ju. G. (2011) Physically Unclonable Functions. Informatika. 30 (2), 92–103 (inRussian).Barker E., Kelsey J. (2015) Recommendation for Random Number Generation Using Deterministic Random Bit Generators. NIST Special Publication 800-90A. Available: http://dx.doi.org/10.6028/NIST.SP.800-90Ar1 (Accessed 19 September 2022).Barker E., Kelsey J. (2015) Recommendation for Random Number Generation Using Deterministic Random Bit Generators. NIST Special Publication 800-90A. Available: http://dx.doi.org/10.6028/NIST.SP.800-90Ar1 (Accessed 19 September 2022).Turan M. S., Barker E., Kelsey J., McKay K. A., Baish M. L., Boyle M. (2018) Recommendation for the Entropy Sources Used for Random Bit Generation. NIST Special Publication 800-90B. Available: https://doi.org/10.6028/NIST.SP.800-90B (Accessed 19 September 2022).Turan M. S., Barker E., Kelsey J., McKay K. A., Baish M. L., Boyle M. (2018) Recommendation for the Entropy Sources Used for Random Bit Generation. NIST Special Publication 800-90B. Available: https://doi.org/10.6028/NIST.SP.800-90B (Accessed 19 September 2022).Buchovecka S., Lorencz R., Kodytek F., Buček J. (2017) True Random Number Generator Based on Ring Oscillator PUF Circuit. Microprocessors and Microsystems. 53, 33–41.Buchovecka S., Lorencz R., Kodytek F., Buček J. (2017) True Random Number Generator Based on Ring Oscillator PUF Circuit. Microprocessors and Microsystems. 53, 33–41.Athanas P., Pnevmatikatos D., Sklavos N. (eds.) (2013) A Systematic Method to Evaluate and Compare the Performance of Physical Unclonable Functions. Embedded Systems Design with FPGAs. New York, Springer. 245–267.Athanas P., Pnevmatikatos D., Sklavos N. (eds.) (2013) A Systematic Method to Evaluate and Compare the Performance of Physical Unclonable Functions. Embedded Systems Design with FPGAs. New York, Springer. 245–267.Kacprzak T. (1988) Analysis of Oscillatory Metastable Operation of an RS Flip-Flop. IEEE Journal of Solid-State Circuits. 23 (1), 260–266.Kacprzak T. (1988) Analysis of Oscillatory Metastable Operation of an RS Flip-Flop. IEEE Journal of Solid-State Circuits. 23 (1), 260–266.Zalivaka S. S., Ivaniuk A. A., Chang Ch. H. (2018) Reliable and Modeling Attack Resistant Authentication ofArbiter PUF in FPGA Implementation with Trinary Quadruple Response. IEEE Transactions on Information Forensics and Security. 14 (4), 1109–1123.Zalivaka S. S., Ivaniuk A. A., Chang Ch. H. (2018) Reliable and Modeling Attack Resistant Authentication ofArbiter PUF in FPGA Implementation with Trinary Quadruple Response. IEEE Transactions on Information Forensics and Security. 14 (4), 1109–1123.

The authors declare that there are no conflicts of interest present.